Název: Akcelerace šifrovacích algoritmů pomocí FPGA
Překlad názvu: Acceleration of Data Encryption Algorithms in FPGA
Autoři: Gajdoš, Miroslav ; Kaštil, Jan (oponent) ; Šimek, Václav (vedoucí práce)
Typ dokumentu: Bakalářské práce
Rok: 2009
Jazyk: cze
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [cze] [eng]

Klíčová slova: akcelerace; DES; FITkit; FPGA; Spartan 3; VHDL; Virtex 5.; šifrovací algoritmus; acceleration; DES; encryption algorithm; FITkit; FPGA; Spartan 3; VHDL; Virtex 5.

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/54460

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-237315


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Bakalářské práce
 Záznam vytvořen dne 2016-06-03, naposledy upraven 2022-09-04.


Není přiložen dokument
  • Exportovat ve formátu DC, NUŠL, RIS
  • Sdílet