Název: Grafický simulátor superskalárních procesorů
Překlad názvu: Graphical Simulator of Superscalar Processors
Autoři: Vávra, Jan ; Mrázek, Vojtěch (oponent) ; Jaroš, Jiří (vedoucí práce)
Typ dokumentu: Diplomové práce
Rok: 2021
Jazyk: eng
Nakladatel: Vysoké učení technické v Brně. Fakulta informačních technologií
Abstrakt: [eng] [cze]
Práce se zabývá implementací simulátoru superskalárního procesoru. Implementace se odvíjí od existujících simulátorů a jejich chybějících částí. Simulátor umí vykonávat instrukční sadu RISC-V, ovšem je umožněno přidání jakékoli RISC instrukční sady. Simulátor má deterministickou predikci skoku. Části procesoru lze upravovat. Součástí je i editor kódu pro danou instrukční sadu. The focus of this thesis is implementation of the superscalar simulator. The implementation follows research of existing simulators and tries to implement missing features from them. Simulator uses RISC-V instruction set architecture, but architecture can be swapped for any RISC instruction set. Simulator implements deterministic branch prediction. Parts of the simulation can be configured. The simulator application also contains a text editor for inputting source code.
Klíčová slova: branch prediction; data hazards; Gshare; interactive; Java; load bypassing; load forwarding; OOP; processor; RISC-V; simulator; superscalar; Tomasulo algorithm; datové konflikty; Gshare; interaktivní; Java; load bypassing; load forwarding; OOP; predikce skoku; procesor; RISC-V; simulátor; superskalární; Tomasulo algoritmus

Instituce: Vysoké učení technické v Brně (web)
Informace o dostupnosti dokumentu: Plný text je dostupný v Digitální knihovně VUT.
Původní záznam: http://hdl.handle.net/11012/200100

Trvalý odkaz NUŠL: http://www.nusl.cz/ntk/nusl-445476


Záznam je zařazen do těchto sbírek:
Školství > Veřejné vysoké školy > Vysoké učení technické v Brně
Vysokoškolské kvalifikační práce > Diplomové práce